PAT-NO:

JP363240215A

DOCUMENT-IDENTIFIER: JP 63240215 A

TITLE:

PLL CIRCUIT

PUBN-DATE:

October 5, 1988

INVENTOR - INFORMATION:

NAME

MORI, YASUYUKI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MITSUBISHI ELECTRIC CORP

N/A

APPL-NO:

JP62075141

APPL-DATE:

March 27, 1987

INT-CL (IPC): H03L007/08

US-CL-CURRENT: 327/108

ABSTRACT:

PURPOSE: To eliminate the pulsation of an output frequency in the case of

locking and the drift in holding the output frequency by providing a

current source connected to an input terminal of a low pass filter.

CONSTITUTION: A constant current source 6 is connected to the input terminal

of an LPF 2. Thus, a constant current source 6 acts like to cancel the output

leak current of a phase comparator 1, the leakage current of an integration

capacitor of the LPF 2 and the input current of the variable frequency

oscillator 3. Since the constant current source 6 is connected to the LPF 6 to

cancel the leakage current being a cause to fluctuate the output voltage of the

LPF 6 in this way, the pulssation of the output frequency at lock due to the

leakage current
frequency and the output frequency drift in holding the output
frequency

are eliminated and the circuit operated stably is obtained.

COPYRIGHT: (C) 1988, JPO&Japio

⑩ 日本国特許庁(JP)

の特許出願公開

^⑫ 公 開 特 許 公 報 (A) 昭63 − 240215

@Int.Cl.4

識別記号

庁内整理番号

49公開 昭和63年(1988)10月5日

H 03 L 7/08

K-8731-5J

審査請求 未請求 発明の数 1 (全5頁)

Ø発明の名称 PLL回路

②特 願 昭62-75141

20出 頭 昭62(1987) 3月27日

70発明者 森

康 幸

京都府長岡京市馬場図所1番地 三菱電機株式会社京都製

作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 増雄 外2名

明 細 漕

1. 発明の名称

PLL回路

- 2. 特許請求の範囲
- 8. 発明の詳細な説明

〔産業上の利用分野〕

との発明は、P L L 回路に関するものである。

〔従来の技術〕

第9図は従来のPLL回路図のプロック回路図である。

図において(1) は制御信号 a と帰還信号 b との位相整を比較する位相比較器、(2) は位相比較器(1) の出力信号 I 1 を入力とするローパスフイルタ、(3) はローパスフイルタ(2) の出力信号 V d を入力とする可変周波数発振器、(4) は可変周波数発振器(3) の出力信号 e を分周した信号 b を出力する分周器である。なお、ローパスフイルタ(2) は、抵抗 R 1 をよびコンデンサ c で構成されている。

次に動作について説明する。第 1 0 図は従来例の各部の信号波形図である。

信号 a の立上りに対する、信号 b の立上り位相の遅れを d T とすると、位相比較器 (1) の出力 I l には、 d T が正のときには正の、また、 d T が負のときには負の荷重電洗 I l が d T の期間だけ出力される。 すなわち、第 1 0 図 (a) , (b) に示す信号 a , 信号 b が入力されたとき、位相比較器 (1) の出力には、同図 (c) に示す荷置電流 I l が出力される。 次に、この荷重電流 I l はローパスフイルタ (2)

次に、この荷重電流 I 1 はローパスフイルタ(2) に入力される。ここで、入力された荷重電流 I 1 が抵抗 R 1 を通してコンデンサ c に加わることに

(1)

より同図d)に示す機分された電圧信号 Vd が出力される。

次に、この投分電圧 Vd は可変周波数発振器(3)に入力され、積分電圧 Vd に正比例した周波数の 信号 e を出力する。

との信号 e は分周期(4)で 1/N に分周されて位相 比較器(1)に信号 b としてフィードバックされる。 したがつて信号 b の周波数 f b は、ローバスフィ ルタ(2)の出力積分電圧 V d に正比例する。

以上のように、信号 a に対して信号 b の位相が 超れたとき、正の荷重電流 I 1 が位相比較器(1) より出され、ローバスフイルタ(2) により積分され積分電圧 V d が上昇し、可変周波数発振器(3) の出力信号 e の周波数 f b も上がり、信号 b の位相が超力 信号 b の周波数 f b も上がり、信号 b の位相が超しように動作する。逆に信号 b の位得とでは、位相比較器(1) は負の荷重 6 は 1 2 との位相差が減少するように動作し、位相差が

(3)

また、ローパスフイルタ(2)の積分コンデンサ C のリーク電流や、可変周波数発振器(3)の入力電流 が有る場合にも同様の動作をする。すなわち、そ れらの電流による積分電圧 Vd の変化を打ち消す だけの荷重電流 Ip が位相比較器(1)より出力され なくなると、位相比較器(1)の出力荷重電流はゼロとなり、ローパスフイルタ(2)の出力積分電圧 Vd および可変周波数発振器の出力信号 e の周波数 fe 及び可変分周期(4)の出力信号 b の周波数 fb は一定となり、信号 a と信号 b の位相差も一定となる。このように信号 a と信号 b の位相差が一定となることをロックすると呼ぶ。

以上が P L L 回路の動作原理であり、位相比較(1)の入力信号 a と信号 b の位相差 A T がゼロのとき、出力荷重電流 I I もゼロとなる理想的な動作について説明した。

しかし、従来のPLL回路では、第11回に示すように、信号aと信号bの位相差ATがセロのとき、位相比較器(1)の出力荷重電流 II の各サイクルの平均値 II はゼロとならない。これは、位相比較器(1)の出力荷重電流 Iがゼロとなるべきところでも、リーク電流 IR が出力されることによるものである。以下第11回の特性図にもとづいて動作を説明する。

まずPLL回路がロックしているとき、各サイ

(4)

て、PLL回路がロックするため、ロックしたときの荷重電流 Ip のパルス幅はゼロにならず、その積分電圧 Vd の波形は第12図と同様に周期での三角波となる。

[発明が解決しよりとする問題点]

従来のPLI装置は以上のように構成されているため、ロックしたときローパスフイルタ(2)の出力電圧 Vd は、三角波となる。したがつて、分間器(4)の分周比 Nが1より大きい整数とすると、可変周波数発振器(3)の出力信号 e の周期 T と同一の周期で脈動するという問題点があつた。また、可変周波数発振器(3)の出力信号 e の周波数 fe をホールドするとき、リーク電流にあり周波数 fe がドリフトするという問題点があった。

この発明は、上記のような問題点を解消するためになされたもので、ロックしたときの可変周波数発振器(1)の出力信号 e の周波数 f e が脈動せず、かつ、周波数 f e をホールドしたときのドリフト

のないPLL回路を得ることを目的とする。

[問題点を解決するための手段]

この発明に係るPLL回路は、ローパスフイルタの入力端子に接続されている定電流源を備えたことを特徴とするものである。

(作用)

この発明における定電流源は、ローパスフイルタの入力端子に接続されることにより、位相比較器の出力リーク電流や、ローパスフイルタの積分コンデンサのリーク電流や、可変周波数発振器の入力電流を打ち消すよう動作する。したがつて、PLL回路がロック時したときの出力周波数の駅動および出力周波数をホールドしたときのドリフトがなくなる。

(発明の実施例)

以下、この発明の一実施例を図について説明する。第1図はこの実施例のブロック回路図で、第9図と同一符号はそれぞれ同一部分を示している。図において、(6)は定電流頭で、ローバスフイルタ(2)の入力端子に接続される。

(7)

打ちけすような値、すなわち

とすることにより、ローパスフイルタ(2)の入力電 流平均値 \overline{I}_2 は、位相比較器(1)の入力位相。差 Δ T に対して第 2 図に示す特性となる。 すなわち、 \overline{I}_2 = 0 のとき Δ T = 0 となる。

したがつて、第1図に示すPLL回路は、ロックしたとき、信号 a と信号 b の位相差 4 T がゼロとなる。

第8図はこのときの各部の動作波形図であり、ローパスフイルタの入力電流 I2 は、常にゼロ、出力電圧 Vd は一定値、信号 a と信号 b の立上りの位相差 b ゼロとなる。

また、ローパスフイルタ(2)の積分コンデンサ c のリーク電流や、可変周波数発振器(3)の入力電流が有る場合も、定電流原(6)の電流 I 8 を適切な値に選ぶことにより、これらの電流を打ち消すことができる。

なお、上記実施例では、ローパスフイルタ(2)は 抵抗 R 1 とコンデンサ c により構成されているが、 第2図は、位相比較器(1)の入力信号 a と入力信号 b の位相差 d T に対する位相比較器(1)の出力電流 I 1 の平均値 I 1 の特性、およびローパスフイルタの積分回路に入力される電流 I 2 の平均値 I 2 の特性を示す図である。以下この図により、定電流源(6)の作用を説明する。

まず位相比較器(1)の出力電流 I_1 の平均値 $\overline{I_1}$ と入力位相差 A T の特性は第 1 1 図の特性と同じであり、入力位相差 A T がゼロのときにリーク電流 I_R があり、位相比較器(1)の出力電流 I_1 の平均値 $\overline{I_1}$ はゼロにならない。

しかし、第1図に示すよりにローパスフイルタ (2) には位相比較器 (1) と定電流源 (6) とが接続されており、ローパスフイルタ (2) の積分回路に入力される電流 I_2 の平均値 $\overline{I_2}$ は、位相比較器 (1) の出力電流 I_1 の平均値 $\overline{I_1}$ と、定電流源 (6) の出力電流 I_2 の加算されたものとなるから、

で 表わされる。 したがつて、 定電流源 (6) の 出力 電流 I f の 値を、 位相比 較器 (1) の リーク 電流 I R を

(8)

第4図に示すように、抵抗 R 1 , R 2 とコンデンサ c により構成したものでもよく、さらに第5図に示すように、反転増幅器 A を追加して構成したものでもよい。

また、上記実施例では定電流源(6)は、ローパスフイルタ(2)の入力端子側に接続されているが、第6回に示すように、出力端子側に接続してもよい。

また、第7図および第8図はそれぞれ定電流源(6)の他の実施例を示す図で、第7図は高抵抗 R4と電圧原 E とで構成したもので、高抵抗 R4の値を、ローパスフイルタ(2)の時定数を決定する抵抗 R1より十分に大きい値とすることにより定電流 版(6)として使用できる。

また第 8 図は、トランジスタQ , 抵抗 R 5 および電圧源 E により構成した定電流源(6)の例である。
〔発明の効果〕

以上のように、この発明によれば、PLL回路のローパスフイルタに定電流源を接続し、当該ローパスフイルタの出力電圧を変動させる要因となるリーク電流を打ちけすように構成したので、リ

- ク電流によるロック時の出力周波数の駅動、および出力周波数をホールドしたときの出力周波数ドリフトがなく、安定に動作するPLL回路が得られる効果がある。

なお、定電流源は出力インピーダンスが高いため、ローパスフイルタに接続してもその時定数には影響が小さくPLL回路全体の安定性を劣化させたり、引き込み範囲をせまくするような副作用を生じない利点がある。

4. 図面の簡単な説明


第1 図はこの発明の一実施例のブロック回路図、第2 図はこの実施例の動作特性図、第8 図はこの 実施例の各部の動作波形図、第4 図 1 第5 図および第6 図はそれぞれこの発明の他の実施例の要部の の構成を示す回路図、第7 図および第8 図はそれ ぞれこの発明の要部である定電流源の構成例を示す回路図、第7 図は従来のPLL回路の動作特性図、 第11 図は従来のPLL回路の動作特性図、 第12 図は従来のPLL回路の動作 である。

(1) … 位相比較器、(2) … ローパスフイルタ、(3) … 可変周波数発振器、(4) … 分周器、(6) … 定電流源。 なお、各図中、同一符号は同一、または相当部 分を示す。


代理人 大岩増 #

(1)

1 🗵




館 2 図



(a) (b) (c) (d) (d) (d) (d) (d)

02



9 🛭 第6図 定电流源 第 10 図 (a) 8 🛛 (b) (c) o (d) $R4 \gg R1$ 第 11 図 第 12 図 (a) (b) T- 4T3 (c)

(d)

ĴIR

---87---